AIを使って回路図面を自動読み取りする

こんにちは、株式会社エクサウィザーズのWANDチームでインターンをしている村井です。

エクサウィザーズでは、AIやコンピュータビジョン技術、GraphRAGなどの情報検索技術を用いて、産業現場のデータを解析する研究開発を行っています。過去の関連記事には、GraphRAGを用いた図面解析の検証などがあります。

AIを用いた回路図面の認識・解析は最近注目を集めているテーマです。回路の図面のみがある状態で、それをAI・コンピュータビジョン技術で解析して、記号や接続関係を認識したり、そこから情報検索、回路設計、最適化までをAIにさせるような論文が発表されています。今回はそうした手法の最新研究について紹介します。

また、これらの論文はまだ発展途上のため十分にオープンソース化やライブラリ化が進んでおらず、手軽に試せる標準的なコードがありません。そこで実際の挙動を見るために、既存のAI回路読み取り手法の一つであるImage2Netを、論文をもとに再現実装し検証を行いました。後半ではこの結果について報告します。

背景

産業現場では、大量の電子回路図や配線図、論理回路図などが用いられています。これらは構造化されたデータではなく紙の図面として保存されていることが多いです。過去の図面をナレッジとして検索可能にしたり、シミュレータに統合したり、AIを用いて設計や最適化を行うためには、図面ではなく、コンピュータが読めるような構造化されたデータ (論理グラフや、回路設計ツールの標準形式) に変換する必要があります。

そこで、AIやコンピュータビジョンを用いて、回路図面を自動読み取りする技術が提案されつつあります。研究レベルでは、2024年ごろからCV技術を用いた自動読み取りの手法が盛んに発表されており、最近では視覚言語モデル (VLM) を用いた研究が増えてきています。

回路の自動読み取りの具体的なタスクとしては、以下のようになります。**

ある回路図が与えられた時、そこからコンポーネント（トランジスタ、電源、リレーなど）を検出し、次に接続関係 (どのコンポーネントが繋がっているか、どの端子に繋がっているか) を検出し、最後に構造化されたデータに変換します。その上で、各コンポーネントの検出精度や、正解のグラフとの距離を評価します。

ここで言う構造化されたデータとは、具体的には論理グラフの隣接リスト表現や、SPICE形式（SPICEという電子回路シミュレータで用いられる形式）、OpenAccess形式（IC設計の統一規格）などを指します。

研究手法の概観

1. 物体検出モデルやルールベースによる回路読み取り

初期の手法では、そもそも十分なデータセットがなかったことから、自動読み取りを使って大規模データセットを構築しようというモチベーションで行われた研究が多く見られます。

AMSNet** (Tao+ LAD 2024) は初期の手法で、回路図面の入ったドキュメントを解析し、回路図を自動収集する手法です。アナログ回路とミックスドシグナル（Analog/Mixed-Signal: AMS）図面を対象にしており、(1)コンポーネント検出、(2)接続の検出、(3)構造化データ（この論文の場合はSPICE）への変換、という3ステップとなっています。著者たちはアナログ回路の教科書を用いて、はじめにそのうち50ページを手作業でアノテーションし、これを用いてYOLOv8 (Ultralytics 2023) を訓練、残りのページに対してコンポーネントを検出します。接続検出については、黒い線をピクセル単位で辿り、交差する点は畳み込みフィルタを用いて検出する、というLow-Level Visionのアルゴリズムを用いています。

しかし、AMSNetは (1)ある程度綺麗な図面を前提としたアルゴリズムなので実図面のノイズに弱い、(2)「このコンポーネントとこのコンポーネントが接続されているのはおかしい」というような、コンテクストを用いた推論ができない、という欠点がありました。 AMSNet 2.0 (Shi+ LAD 2025) ではネット検出をセグメンテーションで置き換え、性能の向上を報告しています。さらに巨大なデータセットを構築し、アノテーションプラットフォームを公開しています。

Image2Net (Xu+ ISEDA 2025) はアナログ回路に対して、回路図から構造化データに変換するパイプラインを提案しています。ここでもコンポーネント検出は専用に訓練した検出ネットワーク（YOLOv8）で行い、さらに向き分類、ジャンパー（交差する2線が繋がっていないことを示す記号）を専用の小型ネットワークで処理します。最後にコンポーネントを消し、二値化した図面上で接続をアルゴリズムで検出します。

ところで、出力されたデータは各コンポーネント（トランジスタ、電源、リレーなど）とネットがつながったグラフの形をとっており、正解のグラフと出力されたグラフを比較する指標が必要です。二つのグラフの同一性を比べる指標には グラフ編集距離 (GED) というものがあり、片方に対して辺の削除、追加、ノード (=コンポーネント、ネット) の挿入や削除、といった操作を最小で何度繰り返せばもう一方のグラフに一致するか、という指標です。Image2Netでは、これを（コンポーネントの数 + コンポーネントの持つ端子の総数 + ネットの数）で正規化した ネットリスト編集距離 （NED） という指標を導入しています。

ここまでの3手法を段階ごとに整理すると次のようになります。コンポーネント検出はいずれも物体検出モデルを使っており、差が出るのは接続検出の部分です。また、向きや交差を「検出器に解かせるか、アルゴリズムで解くか」も手法によって分かれます。

2. VLMとの統合

今までの手法は検出に 大規模言語モデル（LLM） や 視覚言語モデル（VLM） を用いていませんが、他の手法ではVLMと統合することで、アナログ回路設計や最適化を行おうというものもあります。 Masala-CHAI (Bhandari+ 2024) は先駆的な手法で、教科書の回路図面から、他のテキスト情報と物体検出結果を組み合わせてLLMに推論させることで、SPICE形式の構造化データを出力します。

より複雑なパイプラインを作って、アナログ回路の自動設計を行うものに VLM-CAD (Pan+ 2026) があります。この論文では、VLMがそのままでは空間的な認識能力が低い (Rahmanzadehgervi+ ACCV 2024) という問題を解決するために、先述の Image2Net フレームワークを前処理として用います。

例として、回路図とネットリスト、そしてそれを最適化するための要件が与えられた時、このパイプラインははじめに回路図をImage2Netに通し、アノテーションとグラフ構造を得ます。その上で回路設計エージェント、マッチング検出エージェント、初期設定エージェントといった複数のエージェントが要件を分析し、設計を行います。その後、シミュレーションソフトのNgspiceを用いてコンパイルやシミュレーションを行い、最終的にはベイズ最適化を用いて多目的問題を解きます。

VLM-CADはこのように、検出ベースの図面読み取り、マルチエージェント推論、シミュレーション、ベイズ最適化という要素を組み合わせたパイプラインを構築しています。他に最近の手法として、テキストや回路図、グラフを 一つの埋め込み空間にマッピングする ことで言語モデルにマルチモーダルデータを扱わせる AnalogRetriever (Wang+ 2026) などもあります。

Image2Netの再現

それでは、VLM-CADでも用いられた手法 Image2Net について、論文を基に再現、検証を行っていきます。公開GitHub では、用いられたベンチマークである CI2Nデータセット が公開されていますが、論文のコードそのものは公開されていません。また、現在公開されているデータセットも論文の記述と同一ではありません。 (クラス数が22から31に拡大されている、テストセットが104件から122件に増えているなど) そのため完全な再現は難しいですが、現在公開されているデータセット上でパイプラインの各段の訓練・実装を行い、性能を確認することにします。

パイプラインは主に次のようになっています。

評価には、前述の ネットリスト編集距離（NED） を用います。回路ごとに NED = グラフ編集距離 / (コンポーネント数 + 端子数 + ネット数) を求めて平均します。グラフ編集距離は著者公開の評価ツール（networkx）で計算しました。

各コンポーネントの学習

部品・交差の検出

学習データには CI2N の device_identification（2,269 枚、31 クラス、アノテーション約 4 万個）を用い、学習 2,042 枚 / 検証 227 枚に分割しました。論文には細かい訓練設定が書かれていないため、ultralytics の既定値をほぼそのまま使い、次の設定で YOLOv8s を学習しました。

学習の推移を見ると、ロスは単調に下がり続ける一方で、検証 mAP は途中で飽和しているようです。Early Stopping により 112 エポックで停止しました。

向き・反転分類とジャンパー検出

向き・反転の分類は、素子の種類ごとに 7 つの MobileNetV2（MOS 向き、BJT 向き / 反転、ダイオード向き、アンプ向き / 反転、電圧源ライン向き）を学習しました。入力は検出した素子を切り出した画像で、次の設定です。

ジャンパーは斜めに描かれることがあり、軸に平行な矩形では表現しにくいため、回転を扱える YOLOv8s-OBB（回転bbox）で検出します。学習データは jumper_identification（学習 683 枚 / 検証 172 枚）です。

グラフ構築のアルゴリズム

検出器が揃った後、各図面を ネットリスト（部品とネットからなるグラフ） へ組み立てます。ここは機械学習を用いない Low-Level Vision とアルゴリズムで動く部分です。以下の流れで処理します。

• 二値化・配線マスク：大津の二値化法を用います。二値化された図面で、検出した素子の矩形を塗りつぶして消すことで、配線だけを残します。

• 配線 → ネット（line-tracking）：二値化・細線化した配線を「線」として追跡し、途切れを橋渡ししながらネットを復元します（詳細は後述）。

• 交差・ジャンパー：交差点では対向する枝どうしだけを繋ぎ、単に触れているだけの別配線とは接続しないように扱います。

• ポート特定：素子の各辺を外向きに走査して配線との交点を求め、素子中心まわりの角度に変換して、各ポートが本来向く辺の角度に最も近い交点へ割り当てます。

• 向き → ポート辺：端子配置を、分類した向きに応じて 90° 回転・左右反転します。

• 後処理：GND / VDD に接するネットを名前で統合します。

配線追跡（line-tracking）の詳細

ステップ 2〜3 の「配線 → ネット」は、次のようなアルゴリズムです。

• 細線化：二値化した配線を Zhang-Suen 法で 1px 幅にします。

• 骨格のグラフ化：骨格画素のうち、近傍数が 2 でない画素（端点＝1、分岐・交差＝3 以上）をノード、ノード間を繋ぐ 1px の連なりを枝とするグラフを作ります。各枝には「ノードから出ていく向き（単位ベクトル）」を記録しておきます。

• 途切れの橋渡し：各端点から、その配線が実際に進んでいる方向へブレゼンハムのアルゴリズムで少しだけ直線を延長し、一定 px 以内で別の配線に当たれば線で繋ぎます。膨張（dilation）と違って配線の実際の向きに沿って延ばすので、斜めの配線も繋がり、近くを平行に走る別の配線を誤って融合させません。

• 交差の解決：各ノードで、集まる枝の繋ぎ方を決めます。 通常の接合点（T 字・L 字など）では、そのノードに集まる枝をすべて同じネットに繋ぎます。

• 交差点（hop）では、向きが最も対向する枝どうしのペアだけを繋ぎます（各枝の向きベクトルの内積が −1 に最も近い＝一直線になるものをペアにする）。こうすると 2 本の配線が交差点を「素通り」し、互いに別ネットのまま保たれます。

• 以上の「繋ぐ／繋がない」を Union-Find でまとめ、1 つの連結グループ＝1 ネットとします。各枝の画素にネット番号を塗り、少しだけ太らせて（別ネットに当たったら停止）、次のポート紐付けで拾いやすくします。

こうして得たネットに各ポートを紐付け（ステップ 4）、ネットリストを組み立てます。

下図は、大きめの回路に対する各段の様子です。左上が検出結果、右上が配線ネットの抽出（1 色が 1 ネット）、左下がポートとネットの紐付け（同色が同じネット）、右下が組み立てた予測グラフ（赤い四角が部品、紫の丸がネット）です。

定性評価

小さな回路では、検出から接続の組み立てまでおおむね正しく再現できます。次の図は部品 3 個の小回路の例で、予測グラフ（左下）と正解グラフ（右下）がほぼ一致しています。

一方、部品数が増えると接続の誤りが累積します。次の図は部品 38 個の大回路で、検出やポート位置は正しくても、配線ネットの束ね方の違いが積み重なり、予測グラフと正解グラフの差が大きくなります。

部品単位で見ると、検出・型の判定・ポートの位置はおおむね正しく、差は主に「どのポートがどのネットにつながるか」の束ね方に現れます。次の図では、各ポートの点の色と番号がそのポートの接続先ネットを表しています（同色が同じネット）。

定量評価

検出・分類の指標

論文で報告されているパイプライン各段（部品検出・交差検出・向き/反転分類）の精度と、再現結果を比較します。先に、用語の説明をしておきます。

• mAP@50: 全クラスの平均適合率（AP）を IoU（予測枠と正解枠の重なり率）0.5 のしきい値で平均したもの。

• mAP@50-95: IoU を 0.5 から 0.95 まで 0.05 刻みで変えた AP の平均。

• mAP@inside: 交差検出用に論文が独自定義した指標で、「正解枠の中心が予測枠の内側に入っているか」で判定します（IoU ではありません）。交差は点の位置さえ枠内にあれば後段の配線追跡に支障がないため、枠の厳密な一致を要求しないこの定義を採っています。

部品検出

作成した部品検出モデルの性能は、mAP@50評価で0.864でした。精度は良いものの、論文（0.984）には届いていません。全31クラスの内訳を見ると、次のようになります（括弧内は検証データでの出現数）。

抵抗器・コンデンサ・トランジスタといった主要な素子は 0.98 前後で、論文の水準に達しています。全体の mAP を押し下げているのは下位のクラスです。port（端子マーカー）や vdd は出現数こそ多いものの精度が伸びず、nmos-bulk・resistor2_3 のように形が似た別クラスと紛らわしいものも低い値にとどまっています。また capacitor-3・switch-3 は検証データに 1 個しか含まれないため、その 1 個を外すと AP がほぼ 0 になります。

また、これらのクラスは論文には記載がなく、後からデータセットに追加されたものと思われます。ここが論文との性能差に影響していそうです。

ジャンパー検出

検証 172 枚での結果は次の通りです。注意として、論文はジャンパー検出の精度を報告していません。

向き・反転分類

向き・反転分類は素子の型ごとに評価されており、論文値（Table VII）と比較した結果は以下の通りです。本再現もいずれも高精度で、論文の結果と一致します。

グラフの性能

ここまで報告したように、各要素の性能は良いにもかかわらず、最終的にグラフを構築して評価した結果（NED）は論文を再現できていません。

考えられる原因は以下の通りです。

• 実装の差異。実装は論文の記述を再現するように行いましたが、細かい実装やハイパーパラメータの違いで再現が不十分な可能性があります。また、物体検出の精度も十分ではありません。

• 評価資源の差異。GED（グラフ編集距離）の計算はNP困難で、実用上はヒューリスティクスを用いて計算します。networkxのドキュメントによるとAbu-Aisheh+ 2015のアルゴリズムが使用されているようです。論文は「各サンプルごとに2時間」の計算資源で計算しているとのことですが、詳しい設定はないため、今回用いた計算資源が十分ではない可能性があります。 なお、この実験ではマルチスレッド処理に強い AWS EC2 の c6i.16xlarge インスタンスを用いて、2時間の計算予算で全サンプルを計算しました。

• この条件でも不十分な可能性はありますが、収束していそうなサンプル (1分と2時間の計算予算で結果が変わらなかったサンプル) のみを抜き出して計測してもNEDが0.3程度になっており、「80%が完全に一致する」という結果からは離れています。

• テストセットの差異。論文の場合はクラス数が22と報告されていますが、公開されているベンチマークは31クラスあり、VDDなどのクラスが追加されています。論文のテストセットは104件と報告されていますが、一方でリポジトリにあるCI2Nベンチマークのテストセットは122件あります。そのため、厳密に一致しているわけではありません。

加えて、論文の記載では基本的に平均NEDが0.116と書かれていますが、2箇所に「平均NEDは0.657である」「平均NEDは0.659である」という記述があります（イントロダクション末尾と IV.A.節）。これらは「80%以上のグラフではNEDが0で、完全に一致する」という記載や、NEDの分布図と整合性がとれないので誤りかと思われ、論文が報告する数値にも若干の不明瞭な点があります。

規模別の傾向

NED を回路の規模別に見ると、小さな回路ほど論文の水準（0.116）に近い一方、規模が大きくなるほど悪化することが分かります。

誤りが部品と接続のどちらに出ているのかを見るために、先ほどの大回路の正解グラフの上に、予測の当たり外れを重ねてみます。四角が部品、丸がネット、辺が端子とネットの接続で、予測が正解と一致したものを青、しなかったものを赤で示しています。ネット名は予測と正解で異なるため、名前ではなく「そのネットに繋がる端子の集合」が一致するかで判定しました。

四角（部品）はほぼすべて青いのに対し、丸（ネット）と辺（接続）は赤が大半を占めます。検出は十分な精度で動いているのに、そこから先の「どの端子がどのネットにつながるか」を組み立てる部分で誤りが積み上がっている、という状況が見て取れます。

まとめと今後の展望

以上の再現から、次のことが分かりました。

• 十分整備された回路図データセット上では、コンポーネントの検出、ジャンパーの検出、向きの分類などは、比較的単純な設定でも高い精度で行うことができる。

• 他方で、そこからネットリストを構築するまでのアルゴリズム構築は難しい。論文では主にLow-Level Vision 系のアルゴリズムが用いられていたが、同様に再現しようとしても十分な精度にはならなかった。

これは実際の図面への応用に際してもボトルネックになる箇所だと考えられます。実図面ではノイズや、図面上のテキストなどを考慮する必要があり、Low-Level Visionのアルゴリズムでは困難があります。一方で、VLM-CADが指摘するように、VLMにも空間認識能力が低いという問題があり、巨大な視覚言語モデルを用いても簡単には解決しません。そうしたことを加味すると、今回取り上げた中では、AMSNet 2.0 のように、セグメンテーションを用いて配線検出を行う手法が有望そうに思えます。