NVIDIA Vera CPU が AI ファクトリーにおけるアジェンティックワークロードの新たな基準を設定

AI の各波は新たなスケーリング法則を生み出してきました。**事前学習**は、より大規模なデータセット、より多くのパラメータ、そして大規模並列 GPU システムを通じて知能を拡張しました。**事後学習**は、指示微調整と生成推論のための GPU の再バランス化を通じて有用性を拡張しました。**テスト時スケーリング**は、モデルに思考のために生成されるトークンを増やすことで推論能力を向上させました。 現在、**エージェント型 AI** と**強化学習**が行動のスケールを実現しています。モデルはより多くのステップを実行し、より多くのツールを呼び出し、より多くの評価を行い、タスクを実行するために実行環境と相互作用します。 このブログでは、NVIDIA Vera CPU が、CPU 実行時間の短縮、タスクスループットの向上、AI ファクトリ全体の出力改善、そしてより賢く長時間思考するエージェントの実現を通じて、AI ファクトリがエージェント型 AI と強化学習をスケールさせる方法を解説します。 ![image](https://developer-blogs.nvidia.com/wp-content/uploads/2026/05/CPU-Execution.webp)*図 1. CPU 実行は AI ループの一部となる* ## エージェント時代において CPUs がより重要になる理由 GPU はモデル推論と学習に引き続き不可欠です。しかし、エージェント型 AI、強化学習、データ集約型 AI サービス全体を通じて、モデルを取り巻く実行の多くは CPU で実行されます。具体的には以下の通りです： - サンドボックス化されたコードおよびツール実行 - データ検索およびデータ処理 - 結果計算 - スケジューリングとオーケストレーション これは精密なループです： - プロンプト（ユーザー、推論トークン、または前回のターンからの結果のいずれか）が生成を開始します：「hello.c をコンパイルして実行する必要がある」 - GPU は CPU で実行されるツール呼び出しのパラメータを生成します：gcc -o hello hello.c ; ./hello - CPU がツール呼び出しを実行し、その結果は強化学習中の重み更新のために GPU にフィードバックされたり、エージェントが次のプロンプトを生成するために使用されます：Output: 'Hello, world!' – Task Returned (0) – Successful - GPU は結果によって促された推論トークンを生成します："Hmm! It looks like that worked!" エージェントの能力が高まるにつれ、実行ステップが増え、呼び出されるツールも増え、チェック回数も増加します。これにより、リクエスト全体にわたる CPU 処理時間が複利のように積み重なっていきます。 このため、CPU はクリティカルパスの一部となりました。もはや GPU にデータを提供する単なるホストプロセッサではなく、レイテンシやアクセラレータの利用率、そしてワットあたり・ドルあたりの AI ファクトリの出力を決定づける要素となっています。 過去 10 年間にわたり、データセンター用 CPU マーケットは、コア数の増加、仮想マシンの増加、コアあたりのコスト低下というクラウド経済性を軸に最適化されてきました。これは汎用クラウドサービスにとって依然として重要ですが、コアあたりの性能向上率は同じペースで改善していません。 さらに、CPU における世代ごとの性能向上を制限するムーアの法則の終焉がこれを複雑にしています。一方、GPU アーキテクチャとワークロードは継続的な共最適化サイクルによって恩恵を受けてきました。 AI ファクトリでは、評価指標が「ドルあたりのコア数」から「ドルあたりのトークン数」へとシフトします。つまり、「データセンターで借りられる CPU コアの数」ではなく、「生成できる AI 出力の量」が問われるのです。 これにより、AI ファクトリ向けに新たな CPU の設計指針が必要となります： - 数千の並行エージェント、強化学習環境、サンドボックス、およびサービスを実行するための高コア数。 - 各アジェンティックステップが逐次実行によって制御されるため、コアあたりの高性能が必要。 - CPU インフラストラクチャをボトルネックにしないよう、データを移動させるための省エネルギーなメモリ帯域幅。 ![image](https://developer-blogs.nvidia.com/wp-content/uploads/2026/05/AI-CPU.webp)*図 2. AI は新しい CPU の必要性を生み出す* ## AI エージェント向けに設計された NVIDIA Vera CPU [NVIDIA Vera CPU](https://developer.nvidia.com/blog/nvidia-vera-cpu-delivers-high-performance-bandwidth-and-efficiency-for-ai-factories/) は、現代のワークロードの実情に合わせて設計されており、コアあたりの高速なパフォーマンス、高い並行処理能力、および AI ファクトリを稼働させるための省電力メモリ帯域幅を備えています。 Vera CPU は、88 個の NVIDIA Olympus コアと最大 1.2 TB/s の LPDDR5X メモリ帯域幅を組み合わせ、ツール呼び出し、ネイティブコードや Python や JavaScript などの言語によるサンドボックス化された実行、データ取得、データ処理、およびオーケストレーションを通じてコアにデータを供給し続けます。 重要な要件は、常に維持されるコアあたりの高速なパフォーマンスです。クラウド仮想マシンとは異なり、CPU ソケットは常に最大負荷で稼働し、多数の並行エージェントの作業を担います。高いシステム負荷下でも高速性を保つコアはタスク完了時間を短縮し、より迅速な結果を提供すると同時に、次のリクエストに応えるためのリソースを解放します。 エージェントにとっては、これは多段階リクエスト全体でのレイテンシ低下を意味します。強化学習においては、より多くの完了した評価と各トレーニングウィンドウからのデータ増加をもたらし、モデルがより高い品質基準に素早く到達するのを助けます。AI ファクトリーにおいては、高速コアがアクセラレータの待機（オーケストレーション、ツール実行、またはデータ転送によるもの）を防ぎます。 これを達成するには、分岐処理の多いコード、高帯域幅データ転送、負荷下での予測可能なパフォーマンスのために、コア、メモリサブシステム、ファブリックを一体的に設計する必要があります。 これは、Vera CPU 内部の NVIDIA カスタム Olympus コアから始まります。 ![image](https://developer-blogs.nvidia.com/wp-content/uploads/2026/05/Vera-CPU-Agentic.webp)*図 3. Vera CPU はエージェント向け設計ポイントのために構築されています* ## NVIDIA Olympus コアとメモリサブシステム NVIDIA Olympus コアは、広範なフロントエンド、高度な分岐予測、深いアウト・オブ・オーダー命令スケジューリング、および専用のメモリアヘッド読み込み（prefetching）を組み合わせることで、NVIDIA Grace よりも IPC が最大 50% 向上し、分岐処理の多いメモリ敏感なエージェントコードにおいて高いスループットを維持します。 Olympus はニューラル分岐予測器を使用して、分岐処理の多いコードにおけるストールを削減します。他の予測メカニズムと組み合わせることで、ゼロペナルティでサイクルあたり 2 つの分岐（taken branches）を維持し、PyTorch、グラフワークロード、スクリプティングエンジンなどの深いソフトウェアスタックのスループットを保ちます。 Olympus はさらに、10 個のデコードユニットと、高いサイクルあたりの命令実行数を維持するために設計された深いアウト・オブ・オーダーエンジンも備えています。大きなバッファと高度な命令スケジューリングにより、コアはコードパス、依存関係、メモリアクセスパターンが変化する中でも前進を維持できます。 負荷下で高い IPC を維持するには、コアにデータを供給し続ける必要があります。Vera CPU は最大 1.2 TB/s の LPDDR5X メモリ帯域幅を提供し、負荷下でもピークメモリ帯域幅の 90% 以上を維持します。また、x86 CPU と比較してピークメモリアクセスレイテンシが 40% 低く、検索、分析、サンドボックス実行、オーケストレーションを通じて Olympus コアがタイムリーにデータを供給されることを保証しています。 Olympus はさらに、グラフ解析やエージェントメモリ走査で一般的な間接メモリアクセスパターン向けに構築された革新的なグラフプリフェッチャーを追加しました。コアあたりの高いメモリ帯域幅と組み合わせることで、Vera CPU は x86 ベースのアーキテクチャと比較してグラフ走査ワークロードで 3 倍以上のパフォーマンスを発揮します。 NVIDIA Scalable Coherency Fabric (SCF) は、すべてのコアと統一キャッシュをモノリスメッシュ上で接続し、予測可能なレイテンシを実現するとともに、計算を複数のダイに分割する CPU と比較してコア間データ転送を 50% 高速化します。強化学習やアジェンティック AI においては、この予測可能性がフル負荷下でも評価ループを維持するのに役立ちます。 Olympus コア、NVIDIA SCF、LPDDR5X メモリサブシステムを組み合わせることで、Vera CPU はフルロード時のエージェントワークロードにおいて、競合製品と比較してサンドボックスパフォーマンスが 1.8 倍以上向上します（図 4 参照）。 ![image](https://developer-blogs.nvidia.com/wp-content/uploads/2026/05/Sandbox-Performance.webp)*図 4. Vera CPU は業界をリードするエージェント用サンドボックスパフォーマンスを実現* ## システム効率 パフォーマンスだけでなく、エージェント型 AI はインフラの効率性にもさらなる圧力をかけています。AI ファクトリが数千個の CPU にスケールするにつれ、メモリの電力消費はプラットフォーム全体の電力、冷却需要、運用コストの主要な要因となり得ます。 Vera CPU は、従来の DDR サーバー設計と比較してメモリ電力を削減するため、高帯域幅の SOCAMM LPDDR5X メモリとアーキテクチャを組み合わせています。LPDDR5X サブシステムは通常 30 ワット未満の消費電力ですが、DDR5 構成では 100 ワットを超えます。MRDIMM ベースのシステムでは、さらにメモリ電力が増大する可能性があります。 設定可能な 250 W から 450 W の TDP（熱設計電力）範囲により、Vera CPU はエージェント推論および強化学習環境に必要な帯域幅を提供しつつ、CPU とメモリのサブシステムの合計消費電力を削減します。AI ファクトリにとっては、これはワットあたりのパフォーマンス向上、運用コストの低下、電力および冷却インフラのより効率的な利用を意味します。 ## エージェント向け AI ファクトリ用 CPU エージェント AI の時代には、CPU デザインの転換が必要です。ドルあたりのコア数を最大化するのではなく、ワットあたりおよびドルあたりの AI ファクトリ出力を最大化することが求められます。NVIDIA Vera CPU はエージェント専用の CPU であり、高速なシングルコア性能、高い並行処理能力、そして電力効率に優れたメモリ帯域幅を兼ね備えています。カスタム設計の Olympus コア、LPDDR5X メモリ、および NVIDIA スケーラブル・コヒーレンシー・ファブリック（Scalable Coherency Fabric）により、Vera CPU は従来の x86 アーキテクチャと比較してエージェント用サンドボックスのパフォーマンスを 1.8 倍以上向上させます。これにより AI ファクトリはより多くのツール呼び出しを完了し、より多くの評価結果を返却し、アクセラレータの稼働を継続させることが可能になります。 [Vera CPU](https://www.nvidia.com/en-us/data-center/vera-cpu/) について詳しく知る、NVIDIA [Vera Rubin NVL2](https://www.nvidia.com/en-us/data-center/vera-rubin-nvl72/)、および Phoronix による [Vera CPU ベンチマーク](https://blogs.nvidia.com/blog/vera-cpu-phoronix/) をご覧ください。 *相対性能は測定データに基づくものであり、変更される可能性があります。NVIDIA Vera CPU の LPDDR5X 性能は、最新の x86 CPU をベースラインとして比較しています。*

NVIDIA Vera CPU が AI ファクトリーにおけるアジェンティックワークロードの新たな基準を設定

背景や根拠まで確認しますか？

調べる

選ぶ

サイト